ทำไมเราต้องใช้ Ge เป็นโฟโตดีเทคเตอร์
1. การกำหนดตำแหน่งพื้นฐาน: เหตุใดจึงจำเป็นต้องใช้เจอร์มาเนียม (Ge) เป็นตัวตรวจจับแสง
ในระบบเชื่อมต่อแสงด้วยซิลิคอน ตัวตรวจจับแสงทำหน้าที่เป็น "ตัวแปลงสัญญาณ" ที่แปลงสัญญาณแสงกลับเป็นสัญญาณไฟฟ้า อย่างไรก็ตาม ซิลิคอนเองมีช่องว่างพลังงาน 1.12 eV และเกือบจะโปร่งใสต่อย่านความถี่การสื่อสาร 1310/1550 nm ดังนั้นจึงต้องใช้เจอร์มาเนียม (Ge) เท่านั้น
เจอร์มาเนียม (Ge) มีช่องว่างพลังงานโดยตรง 0.8 eV ซึ่งครอบคลุมช่วงแถบพลังงาน O/C สำหรับการสื่อสาร แต่มีความไม่เข้ากันของโครงสร้างผลึกกับซิลิคอนถึง 4.2% ความหนาแน่นของความคลาดเคลื่อนสำหรับการเติบโตโดยตรงสูงถึง 4 × 10⁸ cm⁻² และไม่มีกระแสไฟฟ้ามืดเลย ในขณะเดียวกัน เจอร์มาเนียมก็มีช่องว่างพลังงานโดยอ้อม และค่าสัมประสิทธิ์การดูดกลืนแสงของมันต่ำกว่าอินแกลเลียมอาร์เซนิก (InGaAs) ถึงหนึ่งอันดับ ซึ่งเป็นจุดอ่อนโดยธรรมชาติ
2. ความก้าวหน้าครั้งสำคัญ: การผสานรวมตัวนำคลื่นช่วยขจัดข้อจำกัดด้านประสิทธิภาพ
"ความยาวการดูดกลืน = เส้นทางการรวบรวมพาหะ" ของโฟโตดีเทคเตอร์แบบตกกระทบแนวตั้งแบบดั้งเดิมมี "แบนด์วิดท์การตอบสนอง" ที่ผันผวน โดยมีขีดจำกัดสูงสุดเพียง 7GHz เท่านั้น
ในปัจจุบัน เส้นทางการเชื่อมต่ออุปกรณ์หลักแบ่งออกเป็นสามประเภท:
ขาพินแนวตั้ง: กระบวนการนี้ง่ายที่สุดและเป็นที่นิยมในอุตสาหกรรม โดยสามารถทำความเร็วได้ 40Gb/s ที่ไบแอสศูนย์ และมีแบนด์วิดท์มากกว่า 60GHz
MSM (Metal Semiconductor Metal): ไม่จำเป็นต้องใช้การเจือสารที่อุณหภูมิสูง สามารถรวมเข้ากับวงจรด้านหลังได้ มีกระแสไฟฟ้ามืดสูง และมีแบนด์วิดท์มากกว่า 40GHz
รุ่นระดับไฮเอนด์:โฟโตดีเทคเตอร์แบบคลื่นเดินทางโฟโตดีเทคเตอร์แบบ TWPD และโฟโตดีเทคเตอร์แบบตัวนำเส้นเดียว (UTC) ถูกนำมาใช้สำหรับการเชื่อมต่อโฟตอนไมโครเวฟ โดยคำนึงถึงความสมดุลระหว่างแบนด์วิดท์สูงและกระแสโฟโตอิ่มตัวสูง
3. วัสดุและฝีมือการผลิต: เปลี่ยน 'ข้อบกพร่อง' ให้เป็นข้อดี
เพื่อแก้ไขปัญหาความไม่สอดคล้องกันของโครงสร้างและการทำงานที่บกพร่อง อุตสาหกรรมได้พัฒนาโซลูชันที่ครบวงจรแล้ว:
วิธีการเอพิแท็กซีแบบสองขั้นตอน: ขั้นแรก ปลูกชั้นบัฟเฟอร์อุณหภูมิต่ำที่มีความหนา 30-50 นาโนเมตร จากนั้นจึงเพิ่มอุณหภูมิเพื่อให้ได้ความหนาตามเป้าหมาย ลดความหนาแน่นของความคลาดเคลื่อนลงเหลือประมาณ 10⁷ cm⁻²
วิศวกรรมความเครียด: ความแตกต่างของสัมประสิทธิ์การขยายตัวทางความร้อนระหว่าง Ge และ Si จะทำให้เกิดความเครียดดึงแบบสองแกน 0.2% ในฟิล์ม Ge ส่งผลให้ช่องว่างพลังงานลดลงโดยตรงจาก 0.8 eV เหลือ 0.77 eV และขอบการดูดกลืนขยายจาก 1.55 μm เป็น 1.61 μm ครอบคลุมแถบ C+L ทั้งหมด และแม้แต่สัมประสิทธิ์การดูดกลืนในแถบ L ก็สามารถเทียบเท่ากับของ InGaAs ได้
การรวมวงจร CMOS: ยังอยู่ในช่วงเริ่มต้นของการพัฒนา การรวมวงจรส่วนหน้า (FEOL) จำเป็นต้องทนต่ออุณหภูมิสูงกว่า 750 ℃ ในขณะที่การรวมวงจรส่วนหลัง (BEOL) นั้นทนต่ออุณหภูมิได้ดี แต่ไม่มีพื้นผิวผลึก และยังไม่มีโซลูชันที่เป็นมาตรฐานและสมบูรณ์ ปัจจุบัน อุตสาหกรรมโดยทั่วไปใช้แนวทางผสมผสานคือ “ชิปเดี่ยว 90% + ส่วนประกอบภายนอก”เลเซอร์“.
วันที่โพสต์: 23 มิถุนายน 2569